



# SPECIAL

DM 24,-

4/81

Eine Sonderpublikation von CHIP. Das Mikrocomputer-Fachmagazin.

Ostereich - 6S 210,00; Luxemburg - fr 430,00; Schweiz - sfr 26,00; Niederlande - fl 30,00



## Bauanleitungen für Mikrocomputer

Die besten Ideen, einen  
Computer auszubauen,  
zu erweitern und optimal zu nutzen.

Für AIM-65, Apple, CBM,  
TRS-80 und andere

Für alle bekannten  
Computersysteme

# Schnelle multiplizierende und dividierende arithmetisch-logische Einheit

Ein bei allen Mikrocomputersystemen häufig auftretendes Problem ist die lange Rechenzeit für rein softwaremäßig realisierte arithmetische Operationen. Dies wirkt sich besonders bei Multiplikationen und Divisionen aus, die auch Voraussetzung für die Berechnung aller komplexeren Funktionen wie  $\sin(X)$  oder  $\lg(X)$  sind. So liegt z.B. die Ausführungszeit für eine Gleitpunktmultiplikation im 32-bit-Format meistens schon im Millisekundenbereich. Bei umfangreicheren mathematischen Problemstellungen treten daher ziemlich lange Programmlaufzeiten auf, unter Umständen können manche Aufgaben wegen des hohen Zeitaufwandes gar nicht oder nur unbefriedigend gelöst werden. Ein Beispiel dafür ist die numerische Integration, die zur Erzielung einer ausreichenden Genauigkeit sehr viele Rechenschritte erfordert.

Eine Lösung des Problems ist die Verwendung von Arithmetikprozessoren. Von Vorteil ist, daß diese Bausteine neben den mathematischen Grundoperationen auch die wichtigsten komplexeren Funktionen ausführen können; als Nachteil steht der hohe Preis gegenüber.

Eine Alternative dazu kann die hier beschriebene Schaltung bilden. Sie läßt sich mit geringerem finanziellen Aufwand aufbauen, bietet aber nicht den Komfort eines Arithmetikprozessors.

Rein hardwaregesteuert kann sie sehr schnell einfache Multiplikationen und Divisionen ausführen; zusätzlich stellt sie alle Funktionen, die die verwendete ALU (74181) durchführen kann, zur Verfügung. Darunter fallen u.a. Addition und Subtraktion mit und ohne Übertrag, Inkrementieren, Dekrementieren und zahlreiche logische Verknüpfungen. Die Wortlänge der parallel verarbeiteten Daten kann praktisch frei gewählt werden, so daß die Einheit ohne weiteres für sämtliche Mantissenoperationen bei Gleitpunktzahlen beliebigen Formats verwendbar ist. Zusammen mit entsprechender Software können damit in einem Mikrocomputersystem alle Funktionen eines Arithmetikprozessors mit

etwa gleicher Rechenzeit realisiert werden.

## Die Schaltungsprinzipien


Da die Gesamtschaltung relativ umfangreich ist, soll hier zunächst anhand vereinfachter Darstellungen die Funktionsweise der Schaltung bei den verschiedenen Operationsarten erklärt werden. Man kann drei sinnvolle „Zustände“ unterscheiden, die abhängig von den Werten der M- und D-Bit im Befehlsword sind. Je einer dieser Zustände ist der Multiplikation, der Division und den restlichen „einfachen“ ALU-Operationen zugeordnet.

## Eine Multiplikation

Dem Rechenvorgang liegt das „normale“ Multiplikationsverfahren für Dualzahlen zugrunde: Der Reihe nach werden alle Stellen des Operanden A abgefragt und abhängig von deren Wert die jeweils entsprechend verschobenen Darstellungen des Operanden B aufaddiert.


Dazu müssen der als Addierer arbeitenden ALU die parallelen Daten des Registers B und des Registers E zugeführt werden. Die Daten des Registers A gelangen nicht an die ALU; es wird von der Ablaufsteuerung nur das jeweils höchstwertige Bit 0 abgefragt.

Zu Beginn der Operation wird das Register E gelöscht. Der Addierer liefert an seinem Ausgang also den Wert des Operanden B. Wenn das Bit 0 von A auf 1-Signal 1 ist, veranlaßt die Ablaufsteuerung das Abspeichern des Additionser-




gebnisses im Register E; andernfalls findet dieser Vorgang nicht statt. Danach wird der Operand A um eine Stelle nach links, der Operand B um eine Stelle nach rechts verschoben. Dadurch rückt die zweite Stelle von A als höchstwertiges Bit nach. Am ALU-Ausgang steht jetzt die Summe aus dem vorher in E abgespeicherten Zwischenergebnis und dem verschobenen Operanden B. Das Additionsergebnis wird wieder abhängig vom neuen Bit 0 von A entweder abgespeichert oder nicht.

Dieser Vorgang wiederholt sich so oft, wie die Anzahl der Stellen der Operanden beträgt. Überlegt man sich die hier dargestellte Arbeitsweise an einem praktischen Beispiel, so kann man erkennen, daß sie sich von den üblicherweise auf dem Papier durchgeführten Berechnungen nur insofern unterscheidet, daß bei jedem Rechenschritt eine Zwischensumme erzeugt wird, während man bei „manuellen“ Multiplikationen die Zwischenprodukte am Schluß addiert.



Schaltung der Arithmetikeinheit von oben. Auf der linken Seite die Ablaufsteuerung, rechts die als „Minimoduln“ aufgebauten Register-, Multiplexer- und ALU-Einheiten.



Schaltung der Arithmetikeinheit im Testaufbau; Tastschaltung der Arithmetikeinheit von unten

## Die Division

Auch die Division erfolgt nach dem allgemein gebräuchlichen Prinzip: Operand B wird vom Operanden A abgezogen. Ist die Differenz positiv, wird sie als neuer Operand A übernommen, gleichzeitig wird an die Ergebnisdarstellung eine 1 angehängt. Falls die Differenz negativ ist, behält A seinen alten Wert bei, am Ergebnis wird eine 0 angetragen. Danach wird der gleiche Vorgang mit dem um eine Stelle nach rechts verschobenen Operanden B wieder ausgeführt. Die Datenleitungen von A und B sind jetzt mit der subtrahierenden ALU verbunden (A - B). Die ALU-Ausgangsdaten werden an die Paralleleingänge des Registers A geführt.

Das Vorzeichen des Subtraktionsergebnisses kann aus dem Zustand des ALU-Carry-Bit abgeleitet werden. Daher wird es (invertiert) an den seriellen Eingang des Registers E und an die Ablaufsteuerung geleitet.

Nach dem Start der Operation erfolgt im E-Register ein Schiebepuls nach links, wodurch das (invertierte) Carry-Bit in das Register übernommen wird. Außerdem speichert das Register A das Subtraktionsergebnis der ALU, falls der Wert des Carry-Bit anzeigt, daß es positiv ist. Anschließend wird der Inhalt des Registers B um eine Stelle nach rechts verschoben, und der Vorgang beginnt er-

neut. Er wiederholt sich wie bei der Multiplikation so oft, wie die Operanden Stellen haben.

## Eine „einfache“ ALU-Operation

Bei der Ausführung der ALU-eigenen arithmetischen und logischen Funktionen sind die Datenleitungen beider Operanden an die entsprechenden ALU-Eingänge geführt, ebenso ist das Register E an die Ausgänge der ALU angeschlossen. Über das Befehlswort bestimmt die Ablaufsteuerung die Auswahl der ALU-Funktion. Bei der Operation wird lediglich das Register E am Anfang gelöscht und dann mit dem ALU-Ausgangssignal wieder beschrieben.

## Die Erweiterung

Die Schaltung ist für die Verarbeitung von Gleitpunktmanipulationen entwickelt worden. Dazu muß die Länge aller Register nur der Mantissenlänge entsprechen.


Es ist jedoch der höheren Rechengenauigkeit wegen sinnvoll, mit einigen weiteren Stellen zu rechnen. Deshalb sind alle Einheiten, die die schaltungsinternen verlaufenden Parallelleitungen verarbeiten, aufgeteilt in einen „Wortteil“, der die Länge der Mantissen umfaßt, und in einen „Erweiterungsteil“, der die zusätzlichen Stellen zur Verfügung stellt. Vom

Mikrocomputer aus können bei den Registern A und B nur die Wortteile angesprochen werden. Für das Register E gilt ähnliches; es kann jedoch durch entsprechende Schaltungsanordnung auch eine Auslesung des gesamten Registers vorgesehen werden, wodurch die höhere Genauigkeit auch vom Mikrocomputer genutzt werden kann. Die Länge des Wortteils entspricht der Länge der Gleitpunktmanipulation, die des Erweiterungsteils kann der Anwender selbst wählen.


## Die Gesamtschaltung

Die Gesamtschaltung zeigt den Aufbau der Elektronik. Der Übersicht halber sind die Register, Multiplexer- und ALU-Einheiten sowie die Ablaufsteuerung als Blöcke dargestellt, deren detaillierte Innenschaltungen in separaten Bildern gezeigt werden. Außerdem wurden die parallelen Datenleitungen zwischen den Einheiten durch Pfeile ersetzt.


Zum Verständnis der Schaltung sollen zunächst die einzelnen Einheiten, mit Ausnahme der Ablaufsteuerung, besprochen werden. Sie verarbeiten alle schaltungsinternen parallel verlaufenden Daten und bestehen daher aus einem Wort- und einem Erweiterungsteil. In den Bildern ist die Trennung durch eine gestrichelte Linie kenntlich gemacht. Da die Einheiten auf beliebige Länge ausgebaut werden können, wurde versucht, eine allgemeine Darstellung für sie zu finden. Dazu sind jeweils zwei Schaltkreise im Wort- und Erweiterungsteil in ihrer Zusammenschaltung gezeichnet. In den Lücken zwischen dem Wort- und dem dritten können weitere Schaltkreise auf die gleiche Weise wie die beiden ersten angeschlossen werden. Der umrandete Teil kann in der Gesamtschaltung als „Black-Box“ betrachtet werden; die Bezeichnungen der herausgeführten Eingänge und Ausgänge entsprechen denen in den Detailschaltplänen.



Das Prinzip der Ausführung „einfacher“ ALU-Operationen








AM: Gesamtheit (Wort + Erweiterung) der A-Eingänge der Multiplexerschalt  
 BM: Gesamtheit (Wort + Erweiterung) der B-Eingänge der Multiplexerschalt  
 AWM: A-Eingänge Wortteil der Multiplexerschalt  
 AEM: A-Eingänge Erweiterungsteil der Multiplexerschalt

## Detaillierung der Multiplexerschaltung



## Detaillierung der Register- und Multiplexerschaltung

Die Eingänge S0, S1, S2, S3 und M sind für die Funktionsauswahl verantwortlich.  $C_n$  ist der Übertragungsausgang der gesamten ALU-Einheit. Durch den Inverter wird er für die Verwendung bei der Division angepaßt ( $C_n = 0$ , falls Subtraktionsresultat negativ,  $C_n = 1$ , wenn positiv).

## Der Aufbau der Gesamtschaltung


Die Gesamtschaltung besteht im wesentlichen aus den schon besprochenen Einheiten, der Ablaufsteuerung, dem Befehlsregister und der Logik zur Taktsteuerung der Register A und B, bestehend aus den Gattern G1 ... G13. Die Multiplexer MPX1 und MPX2 stellen die verschiedenen für die Multiplikation und die Division erforderlichen Anschlußweisen des Registers A an die übrigen Einheiten her. In dem mit dem IC 74273 aufgebauten Register steht der 8-bit-Befehlscode für die gewünschte Operation. Befehl und Operanden können durch Taktimpulse an TB, T(A) ... Tn(A) und T(B) ...

Tn(B) abgespeichert werden, solange keine Operation ausgeführt wird. Die Eingangsdaten für die Register A und B werden dabei an die Warteingänge gelegt (bei A an die des Multiplexers MPX1); die Eingänge der Erweiterungsteile sind mit Masse verbunden. Eine positive Flanke am Eingang S0 bewirkt den Start des Operationsablaufs, das E0-Signal kennzeichnet das Ende.


## Der zeitliche Ablauf der Operationen

Nach jeder vollständigen Ausführung eines Rechenvorgangs werden alle Flipflops FF1 ... FF4 in der Ablaufsteuerung und das Befehlsregister zurückgesetzt. Damit sind die Eingänge S0 und S1 der Register A und B beide auf 1-Signal, die Einheiten also auf Speichern vorbereitet. Außerdem führt die WE-Write Enable-Leitung einen H-Pegel. Der Multiplexer MPX1 schaltet wegen des L-Pegels am Selekt-Eingang die Daten vom Eingang A an den Ausgang durch. Vom Mikrocomputer können nun die Operanden und der Befehl in die Register geschrieben werden. Dazu müssen, wäh-

rend die Daten an den Eingängen liegen, Taktimpulse mit positiver Flanke an die Takteingänge T(A) ... Tn(A), T(B) ... Tn(B) und TB gesendet werden. Dabei ist zu beachten, daß bei Multiplikation und Division das Befehlswort zuletzt abgespeichert wird, da mit dessen Übernahme der Multiplexer MPX1 keine Daten vom A-Eingang mehr weitergibt (bei der Division) und das Register B auf Schieberegisterbetrieb umschaltet. Eine positive Flanke an S0 startet nun den Rechenvorgang. Dabei wird FF1 gesetzt, das durch den Pegelwechsel an Q auch FF2 taktet. Während der beim Setzen von FF2 auftretenden Verzögerungszeit wird der Ausgang des ODER-Gatters N8 auf 0-Signal und löscht damit die gesamte Register- und die Erweiterungsteile von A und B. Sobald Q von FF2 auf 0-Signal geworden ist, wird FF1 wieder in seinen Ausgangszustand gebracht. Außerdem werden nun über die WE-Leitung (0-Signal) externe Taktimpulse gesperrt. Der positive Pegel am Q-Ausgang von FF2 gibt das Flipflop FF3 frei. Mit jedem vom Taktgenerator, bestehend aus den



## Prinzip der parallelen Übertragungsbildung (nach Unterlagen von TI)



AA: Gesamtheit der A-Eingänge der ALU-Einheit  
 BA: Gesamtheit der B-Eingänge der ALU-Einheit


## Detaillierung der ALU-Einheit

Invertieren N1, N2 und N3, kommenden Impuls werden jetzt dessen Ausgänge umgeschaltet. Dadurch entsteht ein symmetrischer Zweiphasentakt mit  $Q = 1$  als erster und  $Q = 1$  als zweiter Taktphase. FF4 liefert erst nach dem ersten Taktsignal einen H-Pegel an N18 und N22 und verhindert dadurch, daß bereits vor Operationsstart, während des Einschreibens des Befehls, über N15 oder N21 Taktimpulse an die Register- und die Erweiterungsteile von A und B gelangen können. Der Q-Ausgang von FF3 wird an den Eingang des IC 74393 geführt. Die zwei in diesem IC enthaltenen 4-bit-Binärlähler sind zu einem 8-bit-Zähler zusammengeschaltet, der seinen Zählerstand mit jeder negativen Flanke am Eingang erhöht. Eine „einfache“ ALU-Operation wird innerhalb eines Taktzyklus ausgeführt. Da die Leitungen M und D beide L-Pegel führen, ist das durch N19 und N20 erzeugte M/D-Signal auf 1-Signal. Bereits nach der ersten negativen Flanke am Zähleringang schalten daher N5 und N6 durch. Dadurch werden der Zähler und gleichzeitig über N7 das Befehlsregister,


die Flipflops FF2 und FF4 und als Folge davon auch FF3 zurückgesetzt. Der Pegel des E0-Ausgangs wechselt von L auf H und zeigt das Operationsende an. Dieser Zustand wird so lange aufrechterhalten, bis eine neue positive Flanke an FF1 eintrifft. Bei einer Multiplikation oder Division soll die Reset-Routine erst beginnen, wenn der Zählerstand den Wert der Länge der Operanden erreicht hat. Dazu werden diejenigen Zählrausgänge, die diesen Wert binär darstellen, an den NAND-Gatter N3 geführt, alle anderen Gattereingänge werden auf H-Pegel gelegt (z.B.: Mantissenlänge 24 bit = 00011000, d.h. die Ausgänge D und E des Zählers an N3, alle anderen Anschlüsse von N3 an +U<sub>0</sub>). Da N5 gesperrt ist, wird der Reset erst eingeleitet, wenn der Zähler den so vorgegebenen Stand erreicht. Innerhalb der eben beschriebenen Initialisierungs- und Reset-Routinen laufen die eigentlichen Rechenvorgänge ab. Die folgenden Erläuterungen zeigen die schaltungstechnische Realisierung der am Anfang theoretisch dargestellten Arbeitsweise.

## Der Multiplikationsablauf


Bei der Multiplikation ist das M-Bit im Befehlswort gesetzt, das D-Bit auf 0-Signal. Die ALU-Einheit addiert die Daten der Register B und E. Über den Multiplexer MPX2 wird diese am Anfang prinzipiell beschriebene Verschaltung der Datenwege hergestellt. Der Rechenvorgang läuft folgendermaßen ab: Über die S0- und S1-Eingänge ist das Register E auf Speichern, A auf Links- und B auf Rechtschieben vorbereitet. Ist das höchstwertige Bit von A(B0(A)) auf 1-Signal, dann schalten während der ersten Taktphase die Gatter N12 und N13 durch. Da N11 gesperrt ist, erscheint eine positive Flanke am Takteingang der Register- und die Erweiterungsteile von A. Diese übernimmt das Additionsergebnis vom Ausgang der ALU. Mit der zweiten Taktphase gelangen positive Impulse über die Gatter N15, N17, N18 und N19, N21 und N22 an alle Takteingänge von A und B und bewirken das Links- bzw. Rechtsverschieben der gesamten Register- und Erweiterungsteile. Dieser Vorgang wiederholt sich mit dem folgenden Taktzyklus so lange, bis der Reset eingeleitet wird.



### Schaltung der Ablaufsteuerung



### Anschluß der Registereinheiten A und B an einen Mikrocomputer (Prinzip)



### Anschluß der Registereinheit E an einen Mikrocomputer (Prinzip)

Einen gewissen Vorteil bietet die Rückführung von B0(A) auf den SLW-Eingang: Der Operand A bleibt bei der Rechnung erhalten und kann sofort weiterverwendet werden.

### Der Divisionsablauf

Bei der Division ist das D-Bit auf 1.

Signal, das M-Bit auf 0-Signal. Dadurch werden die Ausgangsdaten der ALU über den Multiplexer MPX1 an die Eingänge der Registerinheit A gelegt. Das Register E ist auf Linksschieben umgeschaltet; es kann nur seriell den  $C_n$  der subtrahierenden ALU-Einheit über den Eingang SLW übernehmen. Register A ist

durch S0 und S1 aufs Speichern, Register B aufs Rechtsschieben vorbereitet.

Mit der ersten Taktpulse wird die Einheit E über N10, N11 und N13 getaktet und übernimmt den Carry der ALU. Gleichzeitig schalten N16, N17 und N18 durch, falls der Carry auf -1-Signal, das Subtraktionsergebnis also positiv ist. Dadurch wird es im Register A abgespeichert. Dieser Vorgang entfällt bei negativer Differenz. Während der zweiten Taktpulse wird nur noch das Register B nach rechts verschoben.

### Ein „einfacher“ ALU-Operationsablauf


Weder das M-Bit noch das D-Bit im Befehlswort darf gesetzt sein, so daß die Registerdaten direkt an die Eingänge der ALU gelangen. Außerdem sind alle Registerseinheiten auf Speichern geschaltet. Während der einzigen Taktphase übernimmt das Register E, getaktet über N11 und N13, das an den Ausgängen der ALU stehende Verknüpfungsergebnis. Beide Operanden bleiben erhalten.

### Hinweise zum Nachbau der Schaltung

Die Schaltung ist vollständig in TTL-Technik ausgeführt. Man benötigt daher die übliche 5-V-Betriebsspannung. Dabei ziehen besonders größere Ausbaustufen relativ viel Strom. Das ist vor allem dann zu beachten, wenn das vorhandene Mikrocomputer-Netzteil zur Versorgung verwendet werden soll. Eventuell ist eine eigene Stromversorgungseinheit für die Schaltung vorzusehen.


Bei der praktischen Ausführung der Schaltung ist es empfehlenswert, die modulare Struktur beizubehalten und entweder Register, Multiplexer- und ALU-Einheiten getrennt voneinander aufzubauen oder jeweils eine bestimmte Länge auf einer Platine unterzubringen. Letztere Methode hat den Vorteil, daß eine nachträgliche Erweiterung leicht möglich ist. Auf jeden Fall sollten die Ablaufsteuerung und das Befehlsregister auf eine eigene Platine gelötet werden.

Die maximale Regeltaktgeschwindigkeit hängt von der verwendeten Schaltungstechnik ab. Bei der LS-Schaltkreistechnik ist, für die ALU und die Übertrageneinheit, es als jedoch sinnvoll, reine Schottky-LC einzubauen. Auch die maximale Taktfrequenz wird damit hauptsächlich durch die TTL-Familie bestimmt, weniger durch die Größe der Einheiten. Bei LS-Schaltkreisen funktioniert die Schaltung auch mit Schottky-ALU-Beispielen sind mit 20 MHz möglich. Für besonders hohe Regeltaktgeschwindigkeiten können die an-




### Aufbau des Befehlswortes


**Multiplikation:**



## Division:



Einfache“ A.I.I-Operationen:



gegebenen Werte noch gesteigert werden. Dazu kann für Versuche der Quarz Q durch einen Kondensator ersetzt werden.

### Der Anschluß an den Mikrocomputer

Beim Anschließen der Schaltung an das Mikrocomputersystem gibt es prinzipiell zwei Möglichkeiten: Entweder verbindet man die Registerseinheiten mit Ports und gibt über diese die Operanden und Befehle aus bzw. liest das Ergebnis ein, oder man baut sie als Speichereinheiten ein.

und spricht sie über den Daten- und Adressenbus direkt an. Das Prinzip der zweiten Möglichkeit, die einfacher und bei der Verarbeitung schneller ist, soll hier kurz genauer erläutert werden. Als Beispiel dient der Fall, daß die Schaltung in einer 32-bit-Ausführung an einen Mikrocomputer mit 8-bit-Daten- und 16-bit-Adressenbus angeschlossen wird.

Die Verdrahtung für die Registerinhalte A und B ist einfach. Die Datenleitungen werden, vom Databus kommend, gepuffert und in vier parallel geführten Gruppen an die 32 Registereingänge gelegt. Die acht Wort-Takteingänge sind zu vier Paaren so zusammengeschaltet, daß bei einem Taktimpuls an eines der Paare entweder die ersten 8 oder die letzten 8 Bits eines 32-Bit-Wortes in die Register eingelesen werden. Ein 2-Zyklus-Dekoder wählt aufgrund der 2. Bit A0 und A1 des Adressenbuses die entsprechende Takteitung aus. Die anderen Adressenbit A2...A15 werden in einem UND-Gatter so verknüpft, daß dieses nur bei einer bestimmten Konfiguration durchschal-

### Befehlsworte für die verschiedenen Operationen

				M = H: logische Fkt.	M = L: Arithmetische Operationen	
				$C_0 = X$	$C_0 = H$ $C_0 = L$	
S3	S2	S1	S0			
L	L	L	L	$F = \overline{A}$	$F = A$	$F = A \text{ plus } 1$
L	L	L	H	$F = A + \overline{B}$	$F = A + B$	$F = (A + B) \text{ plus } 1$
L	L	H	L	$F = \overline{A}B$	$F = A + \overline{B}$	$F = (A + \overline{B}) \text{ plus } 1$
L	L	H	H	$F = 0$	$F = \text{minus } 1$	$F = \text{Null}$
L	L	L	L	$F = \overline{A}B$	$F = A \text{ plus } \overline{A}B$	$F = A \text{ plus } \overline{A}B \text{ plus } 1$
L	H	L	H	$F = \overline{B}$	$F = (A + B) \text{ plus } \overline{A}B$	$F = (A + B) \text{ plus } \overline{A}B \text{ plus } 1$
L	H	H	L	$F = A \oplus B$	$F = A \text{ minus } B \text{ minus } 1$	$F = A \text{ minus } B$
L	H	H	H	$F = \overline{A}B$	$F = \overline{A}B \text{ minus } 1$	$F = \overline{A}B$
H	L	L	L	$F = A + B$	$F = A \text{ plus } AB$	$F = A \text{ plus } AB \text{ plus } 1$
H	L	L	H	$F = A \oplus \overline{B}$	$F = A \text{ plus } B$	$F = A \text{ plus } B \text{ plus } 1$
H	L	H	L	$F = \overline{B}$	$F = (A + \overline{B}) \text{ plus } AB$	$F = (A + \overline{B}) \text{ plus } AB \text{ plus } 1$
H	L	H	H	$F = AB$	$F = AB \text{ minus } 1$	$F = AB$
H	H	L	L	$F = 1$	$F = A \text{ plus } A$	$F = A \text{ plus } A \text{ plus } 1$
H	H	L	H	$F = A + \overline{B}$	$F = (A + B) \text{ plus } A$	$F = (A + B) \text{ plus } A \text{ plus } 1$
H	H	H	L	$F = A + B$	$F = (A + \overline{B}) \text{ plus } A$	$F = (A + \overline{B}) \text{ plus } A \text{ plus } 1$
H	H	H	H	$F = A$	$F = A \text{ minus } 1$	$F = A$

tet. Der Ausgang des UND-Gatters gibt mit einem H-Pegel den Dekoder frei. Dadurch können je acht Bit des Registers genau unter einer Adresse angesprochen werden.

Die Auslesung des Registers E geschieht auf ähnliche Weise. Die Registerausgänge gelangen hier jedoch an die Eingänge eines acht bit breiten 4-zu-1-Multiplexers, der aus den vier Gruppen von je acht bit eine auf den Datenbus schaltet. Die Bit A0 und A1 bestimmen hier, welche der Gruppen ausgewählt wird, A2 ... A15 werden, wiederum UND-verknüpft, an den Output-Control-Eingang geführt. Der Multiplexer muß unbedingt Tri-State-Ausgänge besitzen, die dann, wenn keine Auslesung erfolgt, hochohmigen Zustand annehmen.

Das Befehlsregister wird durch eine UND-Verknüpfung aller Adressenbits ebenfalls eindeutig adressiert. Zu den Registern der Schaltung dürfen keine „normalen“ Speichereinheiten parallel geschaltet sein; bei den Einheiten A und B wäre dies zwar theoretisch möglich, ist wegen der Gefahr eventuell auftretender Fehler nicht zu empfehlen.

### Hinweise zur Anwendung der Schaltung

Die Schaltung ist, wie schon mehrfach

erwähnt, zur Verarbeitung von Gleitpunktzahlen gedacht. Es bestehen aber selbstverständlich auch weitere Anwendungsmöglichkeiten. Zu erwähnen ist besonders die Verwendung als Basis für die Darstellung von 2Bit-Ergebnissen. Dazu müssen die Wort- und Erweiterungsteile beide gleich groß dimensioniert und beide ausgewogen werden. Damit läßt sich zusätzlich eine leistungsfähige Festkomponentarithmetik realisieren. Bei der Anwendung als Basis für die Darstellung von 2Bit-Ergebnissen ist zu beachten, daß keine negativen Mantissen verarbeitet werden können. Vor der Operation müssen also eventuell einer oder beide Operanden negiert werden, was ebenfalls durch diese Schaltung geschehen kann. Bei der Division ist zu beachten, daß die Dividenden nicht größer sein dürfen als die Divisoren gesetzte Bit der Operanden an der gleichen Stelle befinden, da sonst ein falsches Ergebnis geliefert wird. Dies muß gegebenenfalls vorab durch das Verschieben einer der Mantissen erreicht werden. Diese Verschiebung muß aber nicht unbedingt auf die Exponenten der Gleitpunktzahlen übertragen werden.

Zum Schluß noch die Rechenzeiten: Eine 32-bit-Multiplikation/Division dauert mit einem 10-MHz-Takt ca. 6,4  $\mu$ s, bei einem 20-MHz-Takt 3,2  $\mu$ s.